

6. CPU, die Zweite

Stand der Technik


Vorlesung Rechnerstrukturen
Wintersemester 2002/03

Ausgangspunkt


- Tanenbaum-CPU
- 3 sichtbare Register
 - PC = Program Counter
 - AC = Accumulator
 - SP = Stack Pointer
- Mikroprogrammierte Architektur
 - zwischen 8 und 12 Mikroinstruktion pro Instruktion
- Keine käuflichen Muster bekannt

Geschichte des μ Prozessors

- Früher: Zentraleinheit
 - aus diskreten Komponenten aufgebaute CPU
- Mikroprozessor = CPU auf einem Chip
- Intel 4004
 - 1971, 4-Bit Prozessor
- Intel 8008
 - 1972, 8-Bit Version



Intel 4004 Mikroprozessor





4001, 4002, 4003, 4004

- Programmierter elektronischer Taschenrechner
 - Intel traut sich zuerst integrierte Lösung zu entwickeln
 - Gelötete diskrete Lösungen waren bis dahin üblich
- Hohe und riskante Anfangsinvestition
- Bestandteile
 - 4001: 2048 Bit ROM, 4 Bit E/A-Port
 - 4002: 20x4 Bit RAM, 4 Bit Ausgangsport
 - 4003: Shift-Register (Seriell Ein, Seriell/Parallel Aus)
 - 4004: 4 Bit CPU
- siehe auch
 - <http://www.intel4004.com/>
 - http://www.intel.com/intel/intelis/museum/exhibit/hist_micro/hof/hof_main.htm



Intel

- 1968 –
 - Gordon Moore (Moore's Law)
 - Robert Noyce
 - später Andy Grove
- „Erfinder“ des Mikroprozessors
- Buchempfehlung
 - Tim Jackson, *Inside Intel*, Andy Grove and the Rise of the World's Most Powerful Chip Company, 1998, Plume Book (deutsche Fassung im Heyne-Verlag)





Der Intel 8085


- 8-Bit CPU
 - auch 16-Bit-Register
 - 16-Bit-Adressen (64 KB Speicher)
- Einführung 1974
- max. 2 MHz Takt
- 6000 Transistoren
- Auflösung 6 μm

Sichtbare Registerstruktur

- 16 Bit Adressen
- 8 Bit-Register
 - Akkumulator
 - Flags
 - B, C, D, E, H, L
- 16 Bit-Register
 - Programmzähler (PC)
 - Stackpointer (SP)
 - PSW = Akku + Flags
 - BC, DE, HL
- Viele Spezialinstruktionen
 - Nur bestimmte Register verwendbar



Instruktionsformate



- Little Endian
 - Reihenfolge der einzelnen Bytes bei Mehr-Byte-Größen
 - Beispiel 0x34af ab Adresse 0x2000
 - 0x2000: 0xaf
 - 0x2001: 0x34

Befehlsgruppen

- Datentransfer
 - Register-Register
 - Register-Speicher
 - Speicher-Register
 - Immediate
- Arithmetisch-logische Befehle
 - Addition mit und ohne Carry
 - Subtraktion mit und ohne Borrow
 - Inkrement und Dekrement
 - Logisch Und, Oder, Exklusiv-Oder
 - Vergleich
 - Shiften und Rotieren
- Sprungbefehle
- Unterprogrammbeefehle
- Kellerooperationen
- Spezialbefehle



Datentransfer

- 8 Bit Register-Register
 - **MOV r1, r2**
 - r1 := r2, mit r1, r2 aus { A, B, C, D, E, H, L }
- 16 Bit Register-Register
 - **XCHG**
 - tmp16 := DE
 - DE = HL
 - HL = tmp16
 - **PCHL**
 - PC := HL
 - **SPHL**
 - SP := HL
- 8 Bit Register-Speicher
 - **MOV r, M**
 - r := m[HL], mit r aus { A, B, C, D, E, H, L }
 - **LDAX rr**
 - A := m[rr], mit rr aus { BC, DE, HL }
 - **STA adr16**
 - m[adr16] := A
- 16 Bit Register-Speicher
 - **LHLD adr16**
 - L := m[adr16]
 - H := m[adr16+1]

Datentransfer (2)

- 8 Bit Speicher-Register
 - **MOV M, r**
 - $m[HL] := r$, mit r aus $\{ A, B, C, D, E, H, L \}$
 - **STAX rr**
 - $m[rr] := A$, mit rr aus $\{ BC, DE, HL \}$
 - **STA adr16**
 - $m[adr16] := A$
- 16 Bit Speicher-Register
 - **SHLD adr16**
 - $m[adr16] := L$
 - $m[adr16+1] := H$
- 8 Bit Immediate
 - **MVI r, byte**
 - $r := \text{byte}$, mit r aus $\{ A, B, C, D, E, H, L, M \}$
- 16 Bit Immediate
 - **LXI rr, dbyte**
 - $rr := \text{dbyte}$, mit r aus $\{ BC, DE, HL, SP \}$

Arithmetik

- 8 Bit Addition
 - **ADD r**
 - $A := A + r$, r aus $\{ A, B, C, D, E, H, L, M \}$
 - Flags: C, Z, S, P, AC
 - **ADC r**
 - $A := A + r + \text{Carry}$
 - Flags: C, Z, S, P, AC
 - **ADI byte**
 - $A := A + \text{byte}$
 - Flags: C, Z, S, P, AC
 - **ACI byte**
 - $A := A + \text{byte} + \text{Carry}$
 - Flags: C, Z, S, P, AC
- Analog Subtraktion
 - **SUB, SBB, SUI, SBI**
- 16 Bit Addition
 - **DAD rr**
 - $HL := HL + rr$, rr aus $\{ BC, DE, HL, SP \}$
 - Flags: C
- 8 Bit Inkrement / Dekrement
 - **INR r**
 - $r := r + 1$, r aus $\{ A, B, C, D, E, H, L, M \}$
 - Flags: Z, S, P, AC
 - **DCR r**
 - $r := r - 1$, r aus $\{ A, B, C, D, E, H, L, M \}$
 - Flags: Z, S, P, AC

Arithmetik (2)


- 16 Bit Inkrement / Dekrement
 - **INX rr**
 - $rr := rr+1$, rr aus { BC, DE, HL, SP }
 - **DCX rr**
 - $rr := rr-1$, rr aus { BC, DE, HL, SP }
- Vergleichen
 - **CMP r**
 - $tmp8 := A - r$
 - Flags: C, Z, S, P, AC
 - **CPI byte**
 - $tmp8 := A - \text{byte}$
 - Flags: C, Z, S, P, AC
- Carry setzen
 - **STC**
 - Flag C := 1
- Carry invertieren
 - **CMC**
 - Flag C := inv(Flag C)
- BCD-Korrektur
 - **DAA**
- Akku invertieren
 - **CMA**
 - $A := \text{inv}(A)$

Logik

- 8 Bit Logisches UND
 - **ANA r**
 - $A := A \text{ AND } r$, r aus { A, B, C, D, E, H, L, M }
 - Flags: C:=0, Z, S, P, AC
 - **ANI byte**
 - $A := A \text{ AND } \text{byte}$
 - Flags: C:=0, Z, S, P, AC
- Analog Logisches ODER
 - **ORA r**
 - **ORI byte**
- Analog Logisches Exklusiv-ODER
 - **XRA r**
 - **XRI byte**

Rotieren

- **RAL**
 - tmp1 := Carry
 - Carry := A7
 - A7 := A6, ..., A1 := A0
 - A0 := tmp1
- **RAR**
 - tmp1 := Carry
 - Carry := A0
 - A0 := A1, ..., A6 := A7
 - A7 := tmp1
- **RLC**
 - Carry := A7
 - A7 := A6, ..., A1 := A0
 - A0 := Carry
- **RRC**
 - Carry := A0
 - A0 := A1, ..., A6 := A7
 - A7 := Carry



Sprünge und Unterprogramme


- Unbedingter Sprung
 - **JMP adr16**
- Bedingter Sprung
 - **Jcc adr16**
 - cc =
 - NZ: Not Zero
 - Z: Zero
 - NC: No Carry
 - C: Carry
 - PO: Parity Odd
 - PE: Parity Even
 - P: Positive
 - M: Minus (Negative)
- Indirekter Sprung
 - **PCHL**
 - PC := HL
- Unterprogrammssprung
 - **CALL adr16**
 - **Ccc adr16**
 - SP := SP-1
 - m[SP] := PC_{MSB}
 - SP := SP-1
 - m[SP] := PC_{LSB}
 - PC := adr16
- Unterprogrammrücksprung
 - **RET**
 - **Rcc**
 - PC_{LSB} := m[SP]
 - SP := SP+1
 - PC_{MSB} := m[SP]
 - SP := SP+1

Kellerbefehle

- Push
 - **PUSH rr**
 - rr aus { BC, DE, HL, PSW }
 - $SP := SP-1, m[SP] := rr_{MSB}, SP := SP-1, m[SP] := rr_{LSB}$
- Pop
 - **POP rr**
 - rr aus { BC, DE, HL, PSW }
 - $rr_{LSB} := m[SP], SP := SP+1, rr_{MSB} := m[SP], SP := SP+1$
- Spezialbefehle
 - **XTHL**
 - $tmp8 := L, L := m[SP], m[SP] := tmp8$
 $tmp8 := H, H := m[SP+1], m[SP+1] := tmp8$
 - **SPLH**
 - $SP := HL$ // Der Vollständigkeit halber



Ein- und Ausgabe

- 256 E/A-Adressen
- Ausgabe
 - **OUT adr8**
 - $EA[adr8] := A$
- Eingabe
 - **IN adr8**
 - $A := EA[adr8]$



Interrupt-Behandlung

- Software-Interrupt
 - **RST x**
 - $SP := SP - 1$
 - $m[SP] := PC_{MSB}$
 - $SP := SP - 1$
 - $m[SP] := PC_{LSB}$
 - $PC := m[x * 8]$
- Hardware-Interrupts
 - 4 Stück
 - RST 4.5 (NMI), 5.5, 6.5, 7.5
- Interruptmaske
 - **RIM**
 - $A := IM$
 - **SIM**
 - $IM := A$
- Interrupts zulassen
 - **EI**
- Interrupts sperren
 - **DI**
- Misc
 - **HLT**
 - **NOP**





Programmieren „Damals“

DATA TRANSFER GROUP			ARITHMETIC AND LOGICAL GROUP			BRANCH CONTROL GROUP		I/O AND MACHINE CONTROL		ASSEMBLER REFERENCE (Cont.)			
Move MOV A, 7F EA 5F A, byte 3E MOV B, 80 EB 58 B, byte 06 MOV C, 79 EC 59 C, byte 0E MOV D, 7A ED 5A D, byte 16 MOV E, 7B EE 5B E, byte 1E MOV H, 7C EH 5C H, byte 26 MOV L, 7D EL 5D L, byte 2E MOV M, 7E EM 5E M, byte 36 MOV B, 40 HB 60 H, byte 00 MOV C, 41 HC 61 C, byte 01 MOV D, 42 HD 62 D, byte 01 MOV E, 43 HE 63 E, byte 01 MOV H, 44 HH 64 H, byte 11 MOV L, 45 HL 65 H, byte 11 MOV M, 46 HM 66 SP, byte 21 MOV C, 4F LA 6F Load/Store MOV B, 48 LB 68 LDA B, 0A MOV C, 49 LC 69 LDA C, 1A MOV D, 4A LD 6A LDA D, 2A MOV E, 4B LE 6B LDA E, 3A MOV H, 4C LH 6C LDA H, 4A MOV L, 4D LL 6D LDA L, 5A MOV M, 4E LM 6E STA B, 02 MOV A, 4F MA 77 STA D, 12 MOV D, 50 MD 70 STA D, 22 MOV C, 51 MC 71 STA D, 32 MOV D, 52 MD 72 STA D, 12 MOV E, 53 ME 73 STA D, 12 MOV H, 54 MH 74 STA D, 12 MOV L, 55 ML 75 STA D, 12 MOV M, 56 MM 76 STA D, 12 XCHG EB			Add* ADD A, 87 A 3C A, 3C ADD B, 80 B 04 B, 04 ADD C, 81 C 0C C, 0C ADD D, 82 D 14 D, 14 ADD E, 83 E 1C E, 1C ADD H, 84 H 24 H, 24 ADD L, 85 L 2C L, 2C ADD M, 86 M 34 M, 34 ADD B, 88 B 03 B, 03 ADD C, 89 C 0B C, 0B ADD D, 8A D 13 D, 13 ADD E, 8B E 1B E, 1B ADD H, 8C H 23 H, 23 ADD L, 8D L 2B L, 2B ADD M, 8E M 3B M, 3B ADD B, 8F B 03 B, 03 ADD C, 90 C 0D C, 0D ADD D, 91 D 15 D, 15 ADD E, 92 E 1D E, 1D ADD H, 93 H 25 H, 25 ADD L, 94 L 2D L, 2D ADD M, 95 M 35 M, 35 ADD B, 96 B 0B B, 0B ADD C, 97 C 0E C, 0E ADD D, 98 D 16 D, 16 ADD E, 99 E 1E E, 1E ADD H, 9A H 26 H, 26 ADD L, 9B L 2E L, 2E ADD M, 9C M 3E M, 3E ADD B, 9D B 0B B, 0B ADD C, 9E C 0F C, 0F ADD D, 9F D 17 D, 17 ADD E, 98 E 1F E, 1F ADD H, 99 H 27 H, 27 ADD L, 9A L 2F L, 2F ADD M, 9B M 3F M, 3F ADD B, 09 RLC 07 ADD D, 19 RRC 0F ADD H, 29 RAL 17 ADD SP, 39 RAR 1F			Logical† ANA A, 87 A 87 ANA B, 80 B A0 ANA C, 81 C A1 ANA D, 82 D A2 ANA E, 83 E A3 ANA H, 84 H A4 ANA L, 85 L A5 ANA M, 86 M A6 ANA B, 88 B 03 ANA C, 89 C 0B ANA D, 8A D 13 ANA E, 8B E 1B ANA H, 8C H 23 ANA L, 8D L 2B ANA M, 8E M 3B ANA B, 8F B 03 ANA C, 90 C 0D ANA D, 91 D 15 ANA E, 92 E 1D ANA H, 93 H 25 ANA L, 94 L 2D ANA M, 95 M 35 ANA B, 96 B 0B ANA C, 97 C 0E ANA D, 98 D 16 ANA E, 99 E 1E ANA H, 9A H 26 ANA L, 9B L 2E ANA M, 9C M 3E ANA B, 9D B 0B ANA C, 9E C 0F ANA D, 9F D 17 ANA E, 98 E 1F ANA H, 99 H 27 ANA L, 9A L 2F ANA M, 9B M 3F ANA B, 09 RLC 07 ANA D, 19 RRC 0F ANA H, 29 RAL 17 ANA SP, 39 RAR 1F		Jump JMP adr, C3 JNZ adr, C2 JZ adr, CA JNC adr, D0 JC adr, DA JPD adr, E2 JPE adr, EA JP adr, F2 JM adr, FA PCHL, E9 CALL adr, CD CNZ adr, C4 CZ adr, CC CNC adr, D4 CC adr, DC CPO adr, EC CPE adr, EC CP adr, F4 CM adr, FC RET, CB RNZ, C9 RZ, C8 RNC, D9 RC, D8 RPD, E9 RPE, E8 RP, F9 RM, F8 RST, 0 C7 RST, 1 DF RST, 2 DF RST, 3 DF RST, 4 EF RST, 5 EF RST, 6 F7 RST, 7 FF		Stack Ops PUSH B, C5 PUSH D, D5 PUSH H, E5 PUSH PSW, F5 POP B, C1 POP D, D1 POP H, E1 POP PSW, F1 XTHL, E3 SPHL, F9 INP, Input/Output OUT, Output IN, Input DB, Input/Output DI, F3 EI, FB NOP, 00 HLT, 76		Pseudo Instruction General: ORG END EQU SET D DB DW Macro: MACRO ENDM LOCAL REPT IRP RRC EXTRN Relocation: ASEG, NAME DSEG, STKLN CSEG, STACK PUBLIC, MEMORY EXTRN Conditional Assembly: IF ELSE ENDF Constant Definition: 0BDH, Hex 1AH, Hex 105D, Decimal 72D, Octal 72D, Octal 11011B, Binary 001108, Binary 'TEST', ASCII 'A', ASCII	

Prozessoren der Vergangenheit

- Keine detaillierte Untersuchung
- Vergleich charakteristischer Eigenschaften
 - Maximale Taktfrequenz (zum Einführungszeitpunkt)
 - Anzahl Transistoren
 - Instruktionen pro Takt
 - Cachegrößen (eventuell Summe)
 - Tiefe der Instruktionspipeline (Integer und Floating Point)

Intel: 70er Jahre

	4004	8008	8080	8086	8088
Introduced	11/15/71	4/1/72	4/1/74	6/8/78	6/1/79
Clock Speeds	108KHz	200KHz	2MHz	5MHz, 8MHz, 10MHz	5MHz, 8MHz
Bus Width	4 bits	8 bits	8 bits	16 bits	8 bits
Number of Transistors	2,300 (10 microns)	3,500 (10 microns)	6,000 (6 microns)	29,000 (3 microns)	29,000 (3 microns)
Addressable Memory	640 bytes	16 KBytes	64 KBytes	1 MB	1 MB
Virtual Memory	--	--	--	--	--
Brief Description	First microcomputer chip, Arithmetic manipulation	Data/character manipulation	10X the performance of the 8008	10X the performance of the 8080	Identical to 8088 except for its 8-bit external bus

Referenz: www.intel.com

Intel: 80er Jahre

	80286	Intel386™ DX Microprocessor	Intel386™ SX Microprocessor	Intel486™ DX CPU Microprocessor
Introduced	2/1/82	10/17/85	6/16/88	4/10/89
Clock Speeds	6MHz, 8MHz, 10MHz, 12.5MHz	16MHz, 20MHz, 25MHz, 33MHz	16MHz, 20MHz, 25MHz, 33MHz	25MHz, 33MHz, 50MHz
Bus Width	16 bits	32 bits	16 bits	32 bits
Number of Transistors	134,000 (1.5 microns)	275,000 (1 micron)	275,000 (1 micron)	1.2 million (1 micron) (.8 micron with 50MHz)
Addressable Memory	16 megabytes	4 gigabytes	16 megabytes	4 gigabytes
Virtual Memory	1 gigabyte	64 terabytes	64 terabytes	64 terabytes
Brief Description	3-6X the performance of the 8086	First X86 chip to handle 32-bit data sets	16-bit address bus enabled low-cost 32-bit processing	Level 1 cache on chip


Referenz: www.intel.com


Intel: 90er Jahre

	Intel486™ SX Microprocessor	Pentium® Processor	Pentium® Pro Processor	Pentium® II Processor
				
Introduced	4/22/91	3/22/93	11/01/95	5/07/97
Clock Speeds	16MHz, 20MHz, 25MHz, 33MHz	60MHz, 66MHz	150MHz, 166MHz, 180MHz, 200MHz	200MHz, 233MHz, 266MHz, 300MHz
Bus Width	32 bits	64 bits	64 bits	64 bits
Number of Transistors	1.185 million (1 micron)	3.1 million (.8 micron)	5.5 million (0.35 micron)	7.5 million (0.35 micron)
Addressable Memory	4 gigabytes	4 gigabytes	64 gigabytes	64 gigabytes
Virtual Memory	64 terabytes	64 terabytes	64 terabytes	64 terabytes
Brief Description	Identical in design to Intel486™ DX but without math coprocessor	Superscalar architecture brought 5X the performance of the 33-MHz Intel486™ DX processor	Dynamic execution architecture drives high-performing processor	Dual independent bus, dynamic execution, Intel MMX™ technology
Other Processor Family Members	Quick Reference Guide	Quick Reference Guide	Quick Reference Guide	Quick Reference Guide

Referenz: www.intel.com

Instruktionen pro Takt





Schneller, schneller, schneller ...

- Höhere Leistung ist oberstes Gebot
- Technische Verbesserungen
 - Kupfer statt Aluminium, eventuell mal GaAs
 - Höhere Integration (90nm und besser)
 - Mehrere Prozessoren auf einen Chip
 - Ganze Rechner auf einem Chip
 - ...
- Algorithmische Verbesserungen
 - Instruction Pipelining zusammen mit Branch Prediction
 - Ausführung von Instruktionen „Out of Order“

Instruction Pipelining

- Taktfrequenz erhöhen
- Pipeline Hazards führen zu einem Stall
 - Data Hazard (benötigte Daten nicht verfügbar)
 - Control Hazard (bedingter Sprung etc.)
 - Structural Hazard (Engpässe in der CPU)

- Vermeidung von Stalls bei Control Hazards
 - Branch Prediction

	Clock Number									
	1	2	3	4	5	6	7	8	9	10
Instruction 1	IF	ID	EX	DA	WB					
Instruction 2		IF	ID	EX	DA	WB				
Instruction 3			IF	ID	EX	DA	WB			
Instruction 4				IF	ID	EX	DA	WB		
Instruction 5					IF	ID	EX	DA	WB	

Branch Prediction

- Sprungarten
 - Bedingt Vorwärts
 - Bedingt Rückwärts
 - Unbedingt
- Verteilung
 - Vorwärts : Rückwärts ca. 4:1 (Bedingt und Unbedingt)
 - ca. 60% der Vorwärtssprünge werden genommen
 - ca. 85% der Rückwärtssprünge werden genommen
- Erster Lösungsansatz: Static Predictor
 - Vergleich aktuelle Adresse und Zieladresse



Dynamische Sprungvorhersage

- Spezieller Cache
 - Index: Adresse
 - Inhalt: 1 Bit (Gesprungen oder Nicht)
- Branch History Buffer (BHB)
Branch History Table (BHT)
- 2 Bit sind besser (Gesättigter Zähler)
 - Inkrement / Dekrement
 - 1 Bit bei Mehrfachdurchläufen einer Schleife immer am Anfang und am Ende falsch (z.B. geschachtelte Schleifen)
 - mehr als 2 Bit nicht mehr sinnvoll
 - Performanz: 82% bis 99% bei Tabelle mit 4096 Einträgen


0x73a	0
0xf10	0
0x111	0
n Bit Adresse (LSB)	0
0x541	0
⋮	
0x752	0

2ⁿ Einträge BHT

Branch Target Buffer

- Decode-Stufe erkennt eigentlich erst bedingte Sprünge
 - mit nächstem Takt muß aber schon die geeignete nächste Instruktion geladen werden
- CPU speichert Sprungziele (BTB)
 - Wenn PC im BTB dann Sprungvorhersage einsetzen
 - sonst normal weiterarbeiten (Instruction Fetch ab PC)

Superskalarität



- Voraussetzung
 - Mehrere Funktionsbausteine vorhanden
 - Mehrere Instruktionen dekodiert und ausführbar (issue)
- Überlappende Nutzung durch Pipelining
- Beispiel: 2 Addierwerke
 - 2 Instruktionen pro Takt
- Gängig
 - mind. 2 Integer-Pipelines
 - Floating-Point
 - ggf. Multimedia-Pipeline

“Out of Order” Execution



- Inorder: Sequentielle Ausführungsreihenfolge
- Out of Order
 - Internes Umordnen der Instruktionen wenn möglich
 - Bessere Auslastung der Pipeline
 - Ideal zusammen mit Superskalarität
- Problematik: Datenabhängigkeiten zwischen Instruktionen
- Fälle
 - RAR: Read after Read
 - RAW: Read after Write
 - WAR: Write after Read
 - WAW: Write after Write



„Out of Order“ Realisierung

- Scoreboards
 - Zählen wie oft Register X referenziert wird
 - Merken ob Register X Ausgabebziel einer Instruktion ist
 - Anzahl vorhandener und belegter Funktionseinheiten
- Register-Umbenennung (Register Renaming)
 - „Unsichtbare“ Zusatzregister
 - Auflösen der Zugriffskonflikte
- Freigabe der Ergebnisse (Commit, Retire)
 - entsprechend der ursprünglichen Instruktionsreihenfolge


Intel Pentium

32 Bit







MMX-Pipeline




IA32: Befehlssatz

- Viele Spezialregister
- Komplexer Befehlssatz
- Viele Adressierungsarten



SIMD Extensions

SIMD Extension	Register Layout	Data Type
MMX Technology	MMX Registers 	8 Packed Byte Integers
		4 Packed Word Integers
		2 Packed Doubleword Integers
		Quadword
SSE	MMX Registers 	8 Packed Byte Integers
		4 Packed Word Integers
		2 Packed Doubleword Integers
		Quadword
SSE2	XMM Registers 	4 Packed Single-Precision Floating-Point Values
	MMX Registers 	2 Packed Doubleword Integers
		Quadword
	XMM Registers 	2 Packed Double-Precision Floating-Point Values
		16 Packed Byte Integers
		8 Packed Word Integers
		4 Packed Doubleword Integers
		2 Quadword Integers
		Double Quadword

- SIMD = Single Instruction Multiple Data
- Einsatzgebiete
 - Graphikverarbeitung
 - Multimedia (Ton, Bild)
- Viele spezielle Instruktionen
 - Gesättigte Addition
 - ...
- Leistungsgewinn
 - Gar nichts ...
 - ... Sehr viel

Table 2-1. 16-Bit Addressing Forms with the ModR/M Byte

r8(r) r16(r) r32(r) mm(r) xmm(r) /digit (Opcode) REG =	AL AX EAX MM0 XMM0 0	CL CX ECX MM1 XMM1 1	DL DX EDX MM2 XMM2 2	BL BX EBX MM3 XMM3 3	AH SP ESP MM4 XMM4 4	CH BP EBP MM5 XMM5 5	DH SI ESI MM6 XMM6 6	BH DI EDI MM7 XMM7 7	
	000	001	010	011	100	101	110	111	
Effective Address	Mod	R/M	Value of ModR/M Byte (in Hexadecimal)						
[BX+SI] [BX+DI] [BP+SI] [BP+DI] [SI] [DI] disp16 ^c [BX]	00	000 001 010 011 100 101 110 111	00 01 02 03 04 05 06 07	08 09 0A 0B 0C 0D 0E 0F	10 11 12 13 14 15 16 17	18 19 1A 1B 1C 1D 1E 1F	20 21 22 23 24 25 26 27	28 29 2A 2B 2C 2D 2E 2F	30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F
[BX+SI]+disp8 ^b [BX+DI]+disp8 [BP+SI]+disp8 [BP+DI]+disp8 [SI]+disp8 [DI]+disp8 [BP]+disp8 [BX]+disp8	01	000 001 010 011 100 101 110 111	40 41 42 43 44 45 46 47	48 49 4A 4B 4C 4D 4E 4F	50 51 52 53 54 55 56 57	58 59 5A 5B 5C 5D 5E 5F	60 61 62 63 64 65 66 67	68 69 6A 6B 6C 6D 6E 6F	70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7D 7E 7F
[BX+SI]+disp16 [BX+DI]+disp16 [BP+SI]+disp16 [BP+DI]+disp16 [SI]+disp16 [DI]+disp16 [BP]+disp16 [BX]+disp16	10	000 001 010 011 100 101 110 111	80 81 82 83 84 85 86 87	88 89 8A 8B 8C 8D 8E 8F	90 91 92 93 94 95 96 97	98 99 9A 9B 9C 9D 9E 9F	A0 A1 A2 A3 A4 A5 A6 A7	A8 A9 AA AB AC AD AE AF	B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF
EAX/AX/AL/MM0/XMM0 ECX/CX/CL/MM1/XMM1 EDX/DX/DL/MM2/XMM2 EBX/BX/BL/MM3/XMM3 ESP/SP/AH/MM4/XMM4 EBP/BP/CH/MM5/XMM5 ESI/SI/DH/MM6/XMM6 EDI/DI/BH/MM7/XMM7	11	000 001 010 011 100 101 110 111	C0 C1 C2 C3 C4 C5 C6 C7	C8 C9 CA CB CC CD CE CF	D0 D1 D2 D3 D4 D5 D6 D7	D8 D9 DA DB DC DD DE DF	E0 E1 E2 E3 E4 E5 E6 E7	E8 E9 EA EB EC ED EE EF	F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF

Adressierungsarten (1)

Table 2-2. 32-Bit Addressing Forms with the ModR/M Byte

			AL	CL	DL	BL	AH	CH	DH	BH
			AX	CX	DX	BX	SP	BP	SI	DI
			EAX	ECX	EDX	EBX	ESP	EBP	ESI	EDI
			MM0	MM1	MM2	MM3	MM4	MM5	MM6	MM7
			0	1	2	3	4	5	6	7
			000	001	010	011	100	101	110	111
REG =										
Effective Address	Mod	R/M	Value of ModR/M Byte (in Hexadecimal)							
[EAX]	00	000	00	08	10	18	20	28	30	38
[ECX]		001	01	09	11	19	21	29	31	39
[EDX]		010	02	0A	12	1A	22	2A	32	3A
[EBX]		011	03	0B	13	1B	23	2B	33	3B
[--][--] ¹		100	04	0C	14	1C	24	2C	34	3C
disp32 ²		101	05	0D	15	1D	25	2D	35	3D
[ESI]		110	06	0E	16	1E	26	2E	36	3E
[EDI]	111	07	0F	17	1F	27	2F	37	3F	
[EAX]+disp8 ³	01	000	40	48	50	58	60	68	70	78
[ECX]+disp8		001	41	49	51	59	61	69	71	79
[EDX]+disp8		010	42	4A	52	5A	62	6A	72	7A
[EBX]+disp8		011	43	4B	53	5B	63	6B	73	7B
[--][--]+disp8		100	44	4C	54	5C	64	6C	74	7C
[EBP]+disp8		101	45	4D	55	5D	65	6D	75	7D
[ESI]+disp8		110	46	4E	56	5E	66	6E	76	7E
[EDI]+disp8	111	47	4F	57	5F	67	6F	77	7F	
[EAX]+disp32	10	000	80	88	90	98	A0	A8	B0	B8
[ECX]+disp32		001	81	89	91	99	A1	A9	B1	B9
[EDX]+disp32		010	82	8A	92	9A	A2	AA	B2	BA
[EBX]+disp32		011	83	8B	93	9B	A3	AB	B3	BB
[--][--]+disp32		100	84	8C	94	9C	A4	AC	B4	BC
[EBP]+disp32		101	85	8D	95	9D	A5	AD	B5	BD
[ESI]+disp32		110	86	8E	96	9E	A6	AE	B6	BE
[EDI]+disp32	111	87	8F	97	9F	A7	AF	B7	BF	
EAX/AX/AL/MM0/XMM0	11	000	C0	C8	D0	D8	E0	E8	F0	F8
ECX/CX/CL/MM1/XMM1		001	C1	C9	D1	D9	E1	E9	F1	F9
EDX/DX/DL/MM2/XMM2		010	C2	CA	D2	DA	E2	EA	F2	FA
EBX/BX/BL/MM3/XMM3		011	C3	CB	D3	DB	E3	EB	F3	FB
ESP/SP/AH/MM4/XMM4		100	C4	CC	D4	DC	E4	EC	F4	FC
EBP/BP/CH/MM5/XMM5		101	C5	CD	D5	DD	E5	ED	F5	FD
ESI/SI/DH/MM6/XMM6		110	C6	CE	D6	DE	E6	EE	F6	FE
EDI/DI/BH/MM7/XMM7	111	C7	CF	D7	DF	E7	EF	F7	FF	

Adressierungsarten (2)

Table 2-3. 32-Bit Addressing Forms with the SIB Byte

			EAX	ECX	EDX	EBX	ESP	[*]	ESI	EDI
			0	1	2	3	4	5	6	7
			000	001	010	011	100	101	110	111
Base =										
Scaled Index	SS	Index	Value of SIB Byte (in Hexadecimal)							
[EAX]	00	000	00	01	02	03	04	05	06	07
[ECX]		001	08	09	0A	0B	0C	0D	0E	0F
[EDX]		010	10	11	12	13	14	15	16	17
[EBX]		011	18	19	1A	1B	1C	1D	1E	1F
none		100	20	21	22	23	24	25	26	27
[EBP]		101	28	29	2A	2B	2C	2D	2E	2F
[ESI]		110	30	31	32	33	34	35	36	37
[EDI]	111	38	39	3A	3B	3C	3D	3E	3F	
[EAX*2]	01	000	40	41	42	43	44	45	46	47
[ECX*2]		001	48	49	4A	4B	4C	4D	4E	4F
[EDX*2]		010	50	51	52	53	54	55	56	57
[EBX*2]		011	58	59	5A	5B	5C	5D	5E	5F
none		100	60	61	62	63	64	65	66	67
[EBP*2]		101	68	69	6A	6B	6C	6D	6E	6F
[ESI*2]		110	70	71	72	73	74	75	76	77
[EDI*2]	111	78	79	7A	7B	7C	7D	7E	7F	
[EAX*4]	10	000	80	81	82	83	84	85	86	87
[ECX*4]		001	88	89	8A	8B	8C	8D	8E	8F
[EDX*4]		010	90	91	92	93	94	95	96	97
[EBX*4]		011	98	99	9A	9B	9C	9D	9E	9F
none		100	A0	A1	A2	A3	A4	A5	A6	A7
[EBP*4]		101	A8	A9	AA	AB	AC	AD	AE	AF
[ESI*4]		110	B0	B1	B2	B3	B4	B5	B6	B7
[EDI*4]	111	B8	B9	BA	BB	BC	BD	BE	BF	
[EAX*8]	11	000	C0	C1	C2	C3	C4	C5	C6	C7
[ECX*8]		001	C8	C9	CA	CB	CC	CD	CE	CF
[EDX*8]		010	D0	D1	D2	D3	D4	D5	D6	D7
[EBX*8]		011	D8	D9	DA	DB	DC	DD	DE	DF
none		100	E0	E1	E2	E3	E4	E5	E6	E7
[EBP*8]		101	E8	E9	EA	EB	EC	ED	EE	EF
[ESI*8]		110	F0	F1	F2	F3	F4	F5	F6	F7
[EDI*8]	111	F8	F9	FA	FB	FC	FD	FE	FF	

Adressierungsarten (3)


Stand Anfang 2003

- Intel
 - 32-Bit CPU
 - Pentium IV mit 3.06 GHz, Hyper-Threading
 - Xeon, Multiprozessorfähig
 - 64-Bit CPU: Itanium
- AMD
 - 32-Bit CPU
 - Athlon XP2800+ mit 2.25 GHz Taktfrequenz
 - Athlon MP 2400+ (Multiprozessor)
 - 64-Bit CPU: Hammer
- IBM
 - PowerPC970 mit 900 MHz
- ... und diverse Kleine: Transmeta, VIA, SPARC, ...


AMD Athlon XP


32 Bit

Athlon XP Chip (Logisch)



Architektur







Intel Pentium IV
32 Bit



Intel Pentium IV

- 131 mm²
- 55.000.000 Transistoren
- 75 Grad maximale Core-Temperatur
- 80 Watt maximale Wärmeabgabe



Pentium 4





- Zwei (und mehr) Registersätze
- Mehr Ausführungseinheiten
- Wechsel zwischen virtuellen Prozessoren bei Unterlast

Vergleich


	Pentium 4 2.8GHz Northwood, stepping C1	Athlon XP 2600+ Thoroughbred, stepping 1
Core frequency	2800MHz	2133MHz
Bus frequency	533MHz (133MHz QPB)	266MHz (133MHz DDR)
Technology	0.13micron	
Cache size	L1=8+12KB, L2=512KB	L1=128KB, L2=256KB
Nominal Vcore	1.525V	1.65V
Die size	131sq.mm	84sq.mm
Number of transistors	55 million	37.6 million
Socket	Socket478	Socket A
Max. core temperature	75°C	85°C
Max. heat dissipation	80*W	68.3W
Typical heat dissipation	68.4W	62.0W

AMD Hammer


64 Bit



Beispiel AMD Hammer (64 Bit)

- 64-Bit-Erweiterung der IA32-Architektur
 - Abwärtskompatibel zu 32-Bit-Code
- Bekannte Einbettung der alten 32-Bit-Register
 - 128 Bit Multimedia-Register




Aufbau






HyperTransport zur Außenwelt



© tecChannel.de


... und im Desktop-PC



© tecChannel.de


Intel Itanium 2

64 Bit




Intel IA64: Itanium 2

- 1 GHz Aktuelle Taktfrequenz
- Cache-Hierarchie
 - L1-Cache 32 KB
 - L2-Cache 256 KB
 - L3-Cache 1.5 MB oder 3 MB (Integriert)



CISC

- Complex Instruction Set Computer
 - Spezialregister
 - Viele Adressierungs- und Instruktionsarten
 - Instruktionen unterschiedlicher Länge
- Gründe
 - Hardware wird immer billiger, Software immer komplexer und teurer (⇒ mehr in HW lösen)
 - „Semantic Gap“ zwischen HW und Compiler schließen





Die wilden 70er

- Beobachtung: Prozessoren viel zu komplex
 - Compiler nutzen nur Bruchteil der vorhandenen Instruktionen und Adressierungsarten
- Steigende Integrationsdichte
 - Was tun mit dem vielen Platz?
- Großer Leistungshunger neuer Anwendungen
 - Mikroprogramme brauchen Zeit
- Die RISC-Bewegung
 - **“Make the Common Case Fast”**

CISC vs. RISC

- | | |
|--|---|
| • Komplexe Instruktionen, die viele Zyklen benötigen | • Einfache Instruktionen, die alle nur 1 Zyklus benötigen |
| • (Fast) jede Instruktion kann auf Speicheroperanden zugreifen | • Nur spezielle Instruktionen referenzieren Speicher |
| • Kein oder wenig Pipelining | • Viel Pipelining |
| • Instruktionen werden von Mikroprogramm interpretiert | • Instruktionen werden von HW direkt ausgeführt |
| • Variables Instruktionsformat | • Festes Instruktionsformat |
| • Viele Instruktionen und Modi | • Wenig Instruktionen und Modi |
| • Komplexes Mikroprogramm | • Komplexer Compiler |
| • Ein Registersatz | • Mehrere Registersätze |

Bemerkungen


- 1 Instruktion pro Zyklus
 - RISC-Instruktion vergleichbar Mikroinstruktion
 - Keine RISC-Instruktion für längere Operationen (z.B. Multiplikation)
- Spezielle LOAD/STORE-Instruktionen für Speicherzugriff
 - Allgemein 1 Instruktion pro Zyklus nicht machbar
 - Problem, LOAD und STORE nicht in einem Zyklus fertig
- Pipelining
 - Abschwächung von Regel 1: 1 Instruktion pro Zyklus starten
 - Delayed Load (Store)
 - Delayed Branch
- Kein Mikroprogramm
 - Nutzung wachsender Chipflächen
 - Maximale Performanz
 - => Fester Instruktionsformat notwendig

"Moment mal - ist niemand hier ein richtiges Schaf?"




Wölfe im Schafspelz


- IA32 nicht einfach ersetzbar
- CISC-Befehlssatz
- Innen meist RISC-Kern
 - Dekodieren in μ Ops





The diagram illustrates the internal structure of a processor. On the left, a purple arrow labeled 'CISC-Befehle' points into a vertical blue box labeled 'Decode'. From the right side of the 'Decode' box, three purple arrows labeled 'RISC' point into a larger blue box labeled 'RISC-Kern'.





Alpha-Prozessor




- Lange Zeit DER schnellste Prozessor der Welt
- RISC
 - 544 SpecInt2k (833 MHz)
 - 658 SpecFP2k (833 MHz)
- Specs
 - 15.2 Millionen Transistoren
 - 60 Watt
 - Fläche 3.1 cm²
 - 35 nm
 - 588 Pin PGA







IBM Power 4



- Zwei CPU-Kerne
- 0.09 μm
- Frequenz > 1.3 GHz
- 174.000.000 Transistoren
- 115 Watt

Chip








Caches

Component	Organization	Capacity per Chip
L1 Instruction Cache	Direct map, 128-byte line managed as 4 32-byte sectors	128 KB (64 KB per processor)
L1 Data Cache	2-way, 128-byte line	64 KB (32 KB per processor)
L2	8-way, 128-byte line	~ 1.5 MB
L3	8-way, 512-byte line managed as 4 128-byte sectors	32 MB
Memory	---	0-16 GB



Pipeline




Skalierbarkeit





- 2 CPU pro Chip
- Multi-Chip-Module (MCM)
 - 4 Chips
 - 8 fach SMP
- MCM-to-MCM
 - 4 MCMs
 - 32 fach SMP
- Beispiel Cheetah (Oak Ridge National Lab, ORNL)
 - 768 CPUs
 - 1 TByte Speicher
 - 24 TB Disk
 - 4 TFLOP/s






SPARC
64 Bit



Überlappende Registerfenster

- Besondere Unterstützung für Unterprogramme
- Empirische Daten
 - Wenige Argumente pro Prozeduraufruf
 - Wenige lokale Variablen
 - Selten tiefere Verschachtelung
- Ein sehr großer Registersatz (128 und mehr Register)
 - Besondere Sichtbarkeitsregeln



Abschließende Vergleiche


- Vergleich verschiedener 64-Bit-CPUs
- Taktfrequenz vs. Leistung
 - „Die schiere Megahertz-Zahl ist nicht alles“

Vergleich 64-Bit-Prozessoren

	McKinley	USIII	EV7	Power 4 (2 cores)
Frequency (GHz)	1.0	1.05	1.0-1.2	1.3
Pipe stages (mpb)	8 (6)	14 (8)	9 (~11)	12 (~11)
Sustainable Int BW	6 / cycle	3 / cycle	4/cycle	3/cycle
FP units	2/cycle	2/cycle	2/cycle	2/cycle
On chip cache	3.3MB 4 arrays	96KB 2 arrays	1.8MB 3 arrays	1.7MB 2.5 per core
D Cache read BW	64GB/s	16.8	19.2	41.6 / core
Die size (mm ²)	421	244	397	400 est.
Core size (no IO, only lowest level caches)	142	206	115	100 est.
Power (Watts)	130	75	125	125

Referenz: www.intel.com


Taktfrequenz vs. Leistung (1)



- Y: Base und Peak-Performance CINT2000 / Taktfrequenz (Integer)
- Prozessoren
 - Athlon XP 1900+ (1600 MHz), HP PA-8700 (750 MHz),
IBM Power4 (1CPU, 1300 MHz), Intel Itanium (800 MHz),
Intel Pentium 4 (2200 GHz) und SUN UltraSPARC III-Cu (900 MHz)

Quelle: <http://www.digit-life.com/articles/ibmpower4/>

Taktfrequenz vs. Leistung (2)



- Y: Base und Peak-Performance CFP2000 / Taktfrequenz (Floating Point)
- Prozessoren
 - Athlon XP 1900+ (1600 MHz), HP PA-8700 (750 MHz), IBM Power4 (1CPU, 1300 MHz), Intel Itanium (800 MHz), Intel Pentium 4 (2200 GHz) und SUN UltraSPARC III-Cu (900 MHz)

Quelle: <http://www.digit-life.com/articles/ibmpower4/>